PATENT ABSTRACTS OF JAPAN

(11)Publication number:

04-145666

(43)Date of publication of application: 19.05.1992

(51)Int.CI.

H01L 29/788

H01L 27/115

H01L 29/792

(21)Application number : **02–269840**

(71)Applicant : NEC CORP

(22)Date of filing:


08.10.1990


(72)Inventor: OOISHI MITSUMASA

(54) ELECTRICALLY ERASABLE NONVOLATILE SEMICONDUCTOR MEMORY (57) Abstract:

PURPOSE: To eliminate an interval between a drain region and a drain region and to reduce the area of a memory cell by composing part of the drain regions of a diffused layer formed in a self-alignment with a tunnel region.

CONSTITUTION: After a source region 2, a drain region 3 are primarily formed on a p-type Si semiconductor substrate 1, a first gate oxide film 4, a first gate nitride film 5 and an oxide film 6 are formed. Then, it is coated with a photoresist film 7, and a tunnel region 8 is patterned. With the film 7 as a mask the film 6 on the film 5, the film 5 are selectively removed, As ions are implanted, the film 7 is removed, heat treated, an n-type diffused layer is formed in a self-alignment with the region 8, and the





region 3 is secondarily formed. Since the part of the region 3 is formed of the diffused layer formed in a self- alignment with the region 8, an interval between the regions 3 and 3 is eliminated to reduce the area of a memory cell.

LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

⑩ 日本国特許庁(JP)

⑪ 特許出願公開

② 公 開 特 許 公 報(A) 平4

平4-145666

@Int.Cl.5

識別記号

庁内整理番号

❸公開 平成4年(1992)5月19日

H 01 L 29/788 27/115 29/792

7514-4M 8831-4M

29/78 27/10 3 7 1 4 3 4

審査請求 未請求 請求項の数 1 (全8頁)

⑤発明の名称

電気的に消去書込み可能な不揮発性半導体記憶装置

②特 顧 平2-269840

②出 願 平2(1990)10月8日

@発明者 大石

三真

東京都港区芝 5 丁目 7 番 1 号 日本電気株式会社内

勿出 願 人 日本電気株式会社

東京都港区芝5丁目7番1号

四代 理 人 弁理士 内 原 晋

明福書

発明の名称

・電気的に消去者込み可能な不復発性半導体記憶装置

特許請求の範囲

一導電型の基板と、逆導電型で互いに難して設けられた一対のソース・ドレイン領域と、前記ソース・ドレイン領域間の前記基板上に電気的に絶縁された浮遊ゲート電極とを有し、前記浮遊ゲート電極と前記ドレイン領域との間にトンネル絶縁膜で形成されたトンネル領域を有する電気的に消去書込み可能な不揮発性半導体記憶装置において、

前記ドレイン領域の一部が前記トンネル領域と自己整合的に形成された拡散層により構成されていることを特徴とする電気的に消去書込み可能な不復発性半導体記憶装置。

発明の詳細な説明

〔産業上の利用分野〕

本発明は、電気的に消去書込み可能な不揮発性半導体記憶装置に関する。

〔従来の技術〕

従来の電気的に消去書込み可能な不揮発性半導体記憶装置は、第3図(a)、(b)に示すように、ドレイン領域3の内部にトンネル領域8を形成していた。第3図(a)は、従来のメモリセルの平面模式図、第3図(b)は断面図である。

次に、トンネル領域8の形成方法について説明する。第3図(c)、(d)は工程途中の断面図である。

P型Si半導体基板1上に、SiO2 膜(図示せず)とSis N4 膜(図示せず)との2層を選択的に形成した後、露出した基板表面を熱酸化して厚いSiO2 からなるフィールド酸化膜(図示せず)を形成する。次に、フィールド酸化膜形成のための前述したSis N4 膜とSiO2 膜を除去し、熱酸化により40nmの酸化膜を形成した

後、 A s イオンを選択的に打ち込み無処理を行い、濃度が 5 × 1 0 ^{1 a co - 3}程度の n 型拡散層からなるソース領域 2 . ドレイン領域 3 を形成する。

(発明が解決しようとする課題)

この従来の電気的に消去書込み可能な不揮発性 半導体記憶装置では、ドレイン領域の形成とトン ネル領域の形成を完全に別の工程で行っている。

的に形成された拡散層により構成されている。

本実施例の製造方法を説明する。P型Si半. 導体基板1の上に、SiO2膜(図示せず)との2層を選択的に 形成した後、露出した基板表面を熱酸化してSi O2からなる厚いフィールド酸化膜形成のための 育述したSi n N4膜とSiO2膜とを除去し、 熱酸化により40nmの酸化膜を形成した。 熱酸化により40nmの酸化膜を形成した。 魚を選択的に打ち込み熱処理を行成し、 及が4×10¹⁸cm⁻³程度のn型拡散層を形成を行う。

次に、前述の酸化膜を除去し、例えば900℃で湿式酸化を行い、厚さ40ヵmの第1ゲート酸化膜4を新たに形成し、しきい超電圧制御のためBイオンをエネルギー150ke V 、ドーズ 7×10^{11} cm $^{-2}$ とエネルギー50ke V 、ドーズ 1×10^{11} cm $^{-2}$ の 1×10^{11} の $1 \times 10^{$

したがってトンネル領域をドレイン領域内部に形成するための間隔が必要とされメモリセルの面積 が大きくなる問題があった。

〔課題を解決するための手段〕

本発明の電気的に消去書込み可能な不揮発性半導体記憶装置は、一導電型の基板と、逆導電型で互いに離して設けられた一対のソース・ドレイン領域間の基板上に電気的に絶縁された浮遊ゲート電極とドレイン領域との間にトンネル絶域に下が成されたトンネル領域と自己整合的に形成された物層により構成されている。

(実施例)

次に本発明について図面を参照して説明する。 第1図(a)、(b)は本発明の第1の実施例のメモリセルの平面模式図、断面図である。第1図(c)~(i)は製造方法を説明するための工程途中の断面図である。本実施例においては、ドレイン領域3の一部がトンネル領域8と自己整合

1 ゲート選化膜 5 を形成し、続けて無酸化を行ない、第 1 ゲート 窒化膜 5 上の酸化膜 6 を形成する。その後フォトレジスト膜 7 を塗布し、トンネル領域 8 のパターニングを行なう。この時の断面図が第 1 図(c)である。

次に、フォトレジスト膜7をマスクに第1ゲート窒化膜5上の酸化膜6と第1ゲート窒化膜5を選択的に除去してAsイオンを打ち込み、フォトレジスト膜7を除去した後熱処理を行い、濃度が5×10^{18 cm -2}程度のn型拡散層をトンネル領域8と自己整合的に形成し、ドレイン領域3の二次形成を行う。この時の断面図が第1図(d)である。

次に、第1ゲート窒化膜5上の酸化膜6とトンネル領域8上の第1ゲート酸化膜4とをウェットエッチングにより除去した後、希釈酸化によりSiO2からなる厚さ8nmのトンネル絶縁膜8 aを形成する。このとき、第1ゲート窒化膜5の上には新たに第1ゲート窒化膜上の酸化膜6 aが形成され、断面図が第1図(e)である。

次に、全面に第1多結晶Si膜9を減圧化学気相成長により厚さ250mm堆積させ、酸素と不活性ガスの混合雰囲気中で1000℃1時間の熱処理を行い、この無処理により形成された第1多結晶Si膜上の酸化膜を除去した後、新たに希釈酸化により厚さ15mmの第1多結晶Si酸化腺10を形成する。次に、減圧化学気相成長により厚さ15mmの第2ゲート窒化膜11を形成し、鏡けて無酸化を行い、第2ゲート窒化膜11上の酸化膜12を形成する。

その後、第1図(1)に示すように、第2ゲート電化膜11上の酸化膜12:第2ゲート電化膜11,第1多結晶Si酸化膜10,第1多結晶Si膜9,第1ゲート電化膜上の酸化膜6および第1ゲート電化膜5をドライエッチングを用いて選択的に除去し、浮遊ゲート電極形成のための一次加工を行う。

次に、露出した第1ゲート酸化膜4を除去する ためウェットエッチングを行い、例えば900℃ の湿式酸化により厚さ40nmの第2ゲート酸化

る. フォトレジスト 膜 15 を除去した時の断面図 が第1図 (h) である。

次に、露出した浮遊ゲート電極9aの側面部に 絶縁膜を形成するために、900℃の湿式酸化に より厚さ20nmの側面酸化膜18を形成する。 続いて、Asイオンをエネルギー70keV、ド ーズ4×10 ¹⁴ cm ⁻²で打ち込んだ後、酸素といる。 性ガスの混合雰囲気中で1000℃ 30分の 無 処理を行い、n型拡散層19を形成するとともに 側面酸化膜18を更に厚くする。この時の断面図 が第1図(i)である。

その後第1図(b)に示すようにリンガラスからなる層間絶縁膜20を堆積させ、コンタクト孔 21を開孔した後、アルミニウム配線を形成する。以後は、通常の製造方法に従って製造する。

第2図(a)、(b)は、本発明の第2の実施例のメモリセルの平面模式図、断面図である。

制御ゲート電極と選択ゲート電極を一体化した 構造でメモリセルとソース領域間に選択トランジ スタが設けられている。本実施例では、メモリセ 膜13を形成する。このとき、第2ゲート窒化膜 11上には新たに第2ゲート窒化膜上の酸化膜1 2 aが形成される。次に、全面に第2多結晶Si 膜14を化学気相成長により厚さ400nm堆積 し、熟拡散によりPを飽和濃度近くまで添加して 電気伝導性を良くし、Pの熱拡散時に形成された ガラス層を除去する。

次に、第1図(g)に示すように、第2多結晶 Si膜14上に、制御ゲート電極。および選択ゲート電極形成のためのフォトレジスト膜15のパーターニングを行う。

次に、異方性ドライエッチングにより第2多結晶 Si膜14を加工し、制御ゲート電極16, および選択ゲート電極17を形成する。続けて、異方性ドライエッチングにより、第2ゲート塑化限11, 第19 結晶 Si酸化膜10, および第1多結晶 Si膜9を選択的に除去することにより、浮遊ゲート電極80ための二次加工を行い、浮遊ゲート電極16と自己整合的に形成す

ルと選択トランジスタとが一体化しているため、 第 1 の実施例に比べて面積を小さくできる利点が ***

図中の番号は、本発明の第1の実施例と同一構成については同一番号であり、第1の実施例と同様の製造工程の説明は省略する。

第1の実施例のようなソース領域とドレイン領域の一次形成は行わず、トンネル領域と自己整合的にドレイン領域3を形成する。第1の実施例のような第2ゲート登化膜13を開発した。浮遊ゲート電極16と自己整合的に形成する。別側ゲート電極16と自己整合的に形成する。別側ゲート電極16と可域3を接続している。

従って、本実施例は第1の実施例に比べ製造工程が簡略できる利点がある。

〔発明の効果〕

以上説明したように本発明は、ドレイン領域の一部がトンネル領域と自己整合的に形成された拡

特開平4-145666 (4)

散層により構成されるので、ドレイン領域とドレイン領域との間隔が不要となり、メモリセルの面積を小さくするという効果を有する。

図面の簡単な説明

第1図(a)は本発明の第1の実施例の平面模式図、第1図(b)はその断面図であり、第1図(c)、(d)、(e)、(f)、(g)、(h)、(i)は製造工程途中の断面図である。第2図(a)は第2の実施例の平面模式図、第2図(b)はその断面図である。


第3図(a)は従来のメモリセルの平面模式図、第3図(b)はその断面図であり、第3図 (c)、(d)は製造工程途中の断面図である。

1 … p型 S i 半導体基板、 2 … ソース領域、 3 … ドレイン領域、 4 … 第 1 ゲート酸化膜、 5 … 第 1 ゲート酸化膜、 5 … 第 1 ゲート酸化膜、 6 . 6 a . 1 2 . 1 2 a … 酸化膜、 7 . 1 5 … フォトレジスト膜、 8 … トンネル 観域、 8 a … トンネル 絶縁膜、 9 … 第 1 多 結晶シリコン膜、 9 a … 浮遊ゲート 電極、 1 0 … 第 1 多


結晶 S i 酸化膜、1 1 …第 2 ゲート 窒化膜、1 3 … 第 2 ゲート酸化膜、1 4 … 第 2 多結晶シリコン膜、1 6 …制御ゲート電極、1 7 … 選択ゲート電極、1 8 …側面酸化膜、1 9 … n 型拡散層、2 0 … 層間絶縁膜、2 1 … コンタクト孔、2 2 … アルミニウム配線。

代理人 弁理士 内 原 晋

2.ソース領域 3.ドレイン領域 8.トノネル領域 9a.浮遊ゲート電極 6. 凯御ゲート電極 17. 建ポゲート電極 77. 理ポゲート電極 72.コンタフトシ




2 ソース領域 3 ドレイン領域 4 第1ゲート酸化膜 6a 酸化硬 6a 酸化硬 8a トンイルを移痕 9a 学路イート電磁 10 第19結晶5:酸化膜 11 第2ゲート電磁 10 第19結晶5:酸化膜 11 第2ゲート電磁 17 選択ゲート電磁 17 選択ゲート電極 17 選択ゲート電極 17 型域域域 21 コンタワト孔 21 コンタワト孔




第 1 図 (b)


特開平4-145666 (5)

図(9)






8a トンネル絶縁膜 Gs 國代職



(e) |<u>X</u> 彤


第1図(C)



9 第19結晶5:膜


特閒平 4-145666 (8)


第2图(0)



-362-

特開平 4-145666 (**7**)·





80 トンネル絶縁膜

第3図(d)